PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-246943

(43) Date of publication of application: 02.09.1992

(51)Int.Cl.

H04L 7/08

H04J 3/06

(21)Application number : 03-060858

(71)Applicant: NEC CORP

NEC MIYAGI LTD

(22)Date of filing:

31.01.1991

(72)Inventor: MA


MATSUOKA ISAO

MAKABE YOSHINARI

(54) FRAME SYNCHRONIZING CIRCUIT

(57)Abstract:

PURPOSE: To shorten a time required for recovering a frame synchronization shifting state to a frame synchronization establishing state, and to prevent an erroneous synchronization establishment due to a pseudo frame synchronizing signal. CONSTITUTION: This circuit is equipped with an overhead bit detecting circuit 4 which detects the normal receiving state of an overhead bit by monitoring an input signal by a 2 bit unit, and generates a signal indicating this detection, and an overhead bit phase detecting circuit, 13 starting when a protective circuit 17 generates a frame synchronization shifting signal, and a frame synchronizing signal phase detecting circuit 10 generates a coincidence signal, and which generates the coincidence signal or an anticoincidence signal by comparing the phase of the second signal generated by a frame counter 7 with the phase of the signal generated by the overhead bit detecting circuit 4. The protective circuit 17 operates an OR arithmetic operation at each coincidence and anticoincidence signal generated by the frame synchronizing signal phase detecting circuit 10 and the overhead bit phase detecting



circuit 13, and generates the synchronization establishing signal or the frame synchronization shifting signal at the time of the prescribed number of times of continuity.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平4-246943

(43)公開日 平成4年(1992)9月2日

(51) Int.Cl.⁵

識別記号 庁内整理番号 FI

技術表示箇所

H04L 7/08

D 8949-5K

H 0 4 J 3/06

B 8843-5K

審査請求 未請求 請求項の数1(全 5 頁)

(21) 出願番号

特願平3-60858

(71)出廣人 000004237

(22) 出願日

平成3年(1991)1月31日

日本電気株式会社 東京都港区芝五丁目7番1号

(71) 出職人 000161253

宫城日本電気株式会社

宫城県黒川郡大和町吉岡宇雷神2番地

(72) 発明者 松岡 勲

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 真壁 喜成

宮城県黒川郡大和町吉岡字雷神2番地 宮

城日本電気株式会社内


(74)代理人 弁理士 井出 直孝

(54) 【発明の名称】 フレーム同期回路

(57)【要約】

フレーム同期外れ状態を同期確立状態に復帰 【目的】 させる時間を短縮しかつ疑似フレーム同期信号による誤 り同期確立を防止することを目的とする。

光端局装置のフレーム同期回路において、フ 【構成】 レーム中のフレーム同期信号のほかにオーパヘッドビッ トをフレーム同期確立用信号として使用することを特徴 とする。



1

【特許請求の範囲】

【請求項1】 フレーム同期信号を伝送する第一タイム スロットと、サービスデータをオーバヘッドビットとし て伝送する第二タイムスロットと、mBnB(m<n) 符号に変換された信号が伝送される2つのタイムスロッ トのそれぞれがこの第一タイムスロットおよび第二タイ ムスロットに後続する入力信号およびこの入力信号にか かわるクロック信号が光伝送路を経由して到来する光端 局装置に含まれ、クロック信号を分周し、この分周され たクロック信号に基づき第一タイムスロットの位置を示 10 す第一信号と第二タイムスロットの位置を示す第二信号 とを生成するフレームカウンタと、フレーム同期信号を 検出し、この検出を示す第三信号を生成するフレーム同 期信号検出回路と、上記フレームカウンタで生成された 第一信号の位相と上記フレーム同期信号検出回路で生成 された第三信号の位相とを比較して両信号の位相の一致 を示す一致信号または不一致を示す不一致信号を生成す るフレーム同期信号位相検出回路と、入力信号のフレー ム同期確立状態を示す同期確立信号またはフレーム同期 外れ状態を示すフレーム同期外れ信号を生成する保護回 20 路と、この保護回路がフレーム同期外れ信号を生成する ときに上記フレームカウンタに入力されるクロック信号 の1クロックをマスクするクロックマスク回路とを備え たフレーム同期回路において、入力信号を2ビット単位 で監視してオーバヘッドピットの正常受信状態を検出 し、この検出を示す信号を生成するオーバヘッドビット 検出回路と、上記保護回路がフレーム同期外れ信号を生 成しかつ上記フレーム同期信号位相検出回路が一致信号 を生成するときに起動され、上記フレームカウンタで生 成された第二信号の位相と上記オーバヘッドビット検出 30 回路で生成された信号の位相とを比較して両信号の位相 の一致を示す一致信号または不一致を示す不一致信号を 生成するオーバヘッドビット位相検出回路とを備え、上 記保護回路は、フレーム同期信号位相検出回路および上 記オーバヘッドビット位相検出回路で生成された一致信 号および不一致信号ごとにオア演算を施し、一致信号に オア演算を施した信号が所定回数連続するときに同期確 立信号を生成し、不一致信号にオア演算を施した信号が 所定回数連続するときにフレーム同期外れ信号を生成す る構成であることを特徴とするフレーム同期回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ライン符号としてmB n B 符号を採用した光端局装置に利用する。特に、オーダワイヤ信号等のサービスデータ信号をオーバヘッドビットとして主信号に付加して伝送するフレーム構成を持つ信号のフレーム同期回路に関する。

[0002]

【従来の技術】従来この種のフレーム同期回路は、図 2 に示すように、EKHz のクロック信号を $[(n \times 1) + 2 \quad 50]$

 $(n \times p) + (n \times Q)]$ 分周し、タイムスロットAの位 置を示す信号を出力するフレームカウンタと、EKbit/s の入力信号を監視し入力信号中にフレーム同期信号が検 出されると信号を出力するフレーム同期信号検出回路 と、フレームカウンタから出力されるタイムスロットA の位置を示す信号とフレーム同期信号検出回路より出力 される信号の位相とを比較し両信号の位相が合っていな いときは不一致パルスを、位相が合っているときは一致 パルスを出力するフレーム同期信号位相検出回路と、フ レーム同期信号位相検出回路から出力される一致パルス または不一致パルスの数をカウントし、一致パルスが連 続S回入力されるとフレーム同期が確立したことを示 し、不一致パルスが連続十回入力されたときはフレーム 同期が外れたことを示す信号を出力する保護回路と、保 護回路から出力される信号が同期外れを示すときのみ不 一致パルスでフレームカウンタに入力されるEMIZのク ロック信号を1クロックマスクするクロックマスク回路 とから構成されていた。

[0003]

【発明が解決しようとする課題】このように、従来のフレーム同期回路はフレーム中のフレーム同期信号のみ監視しているので、フレーム同期の復帰時間が長く、フレーム周期と同じ周期で擬似フレーム同期信号が入力されると誤まったフレーム同期を確立する欠点がある。

【0004】本発明は、このような欠点を除去するもので、フレーム同期確立までの復帰時間が短くかつ疑似フレーム同期信号による誤ったフレーム同期確立を防止できるフレーム同期回路を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は、フレーム同期 信号を伝送する第一タイムスロットと、サービスデータ をオーバヘッドビットとして伝送する第二タイムスロッ トと、mBnB(m<n)符号に変換された信号が伝送 される2つのタイムスロットのそれぞれがこの第一タイ ムスロットおよび第二タイムスロットに後続する入力信 号およびこの入力信号にかかわるクロック信号が光伝送 路を経由して到来する光端局装置に含まれ、クロック信 号を分周し、この分周されたクロック信号に基づき第一 タイムスロットの位置を示す第一信号と第二タイムスロ ットの位置を示す第二信号とを生成するフレームカウン タと、フレーム同期信号を検出し、この検出を示す第三 信号を生成するフレーム同期信号検出回路と、上記フレ ームカウンタで生成された第一信号の位相と上記フレー ム同期信号検出回路で生成された第三信号の位相とを比 較して両信号の位相の一致を示す一致信号または不一致 を示す不一致信号を生成するフレーム同期信号位相検出 回路と、入力信号のフレーム同期確立状態を示す同期確 立信号またはフレーム同期外れ状態を示すフレーム同期 外れ信号を生成する保護回路と、この保護回路がフレー ム同期外れ信号を生成するときに上記フレームカウンタ

に入力されるクロック信号の1クロックをマスクするク ロックマスク回路とを備えたフレーム同期回路におい て、入力信号を2ビット単位で監視してオーバヘッドビ ットの正常受信状態を検出し、この検出を示す信号を生 成するオーバヘッドピット検出回路と、上記保護回路が フレーム同期外れ信号を生成しかつ上記フレーム同期信 号位相検出回路が一致信号を生成するときに起動され、 上記フレームカウンタで生成された第二信号の位相と上 記オーバヘッドビット検出回路で生成された信号の位相 とを比較して両信号の位相の一致を示す一致信号または 10 不一致を示す不一致信号を生成するオーパヘッドピット 位相検出回路とを備え、上記保護回路は、フレーム同期 信号位相検出回路および上記オーバヘッドビット位相検 出回路で生成された一致信号および不一致信号ごとにオ ア演算を施し、一致信号にオア演算を施した信号が所定 回数連続するときに同期確立信号を生成し、不一致信号 にオア演算を施した信号が所定回数連続するときにフレ 一ム同期外れ信号を生成する構成であることを特徴とす る。

[0006]

【作用】フレーム同期信号を伝送する第一タイムスロッ トと、サービスデータをオーバヘッドビットとして伝送 する第二タイムスロットと、mBnB(m<n)符号に 変換された信号が伝送される2つのタイムスロットのそ れぞれがこの第一タイムスロットおよび第二タイムスロ ットに後続する入力信号およびこの入力信号にかかわる クロック信号が光伝送路を経由して到来する。

【0007】フレームカウンタは、このクロック信号を 分周し、この分周されたクロック信号に基づき第一タイ ムスロットの位置を示す第一信号と第二タイムスロット の位置を示す第二信号とを生成する。フレーム同期信号 検出回路は、フレーム同期信号を検出し、この検出を示 す第三信号を生成する。オーバヘッドビット検出回路 は、入力信号を2ビット単位で監視してオーバヘッドビ ットの正常受信状態を検出し、この検出を示す信号を生 成する。フレーム同期信号位相検出回路は、フレームカ ウンタで生成された第一信号の位相とフレーム同期信号 検出回路で生成された第三信号の位相とを比較して両信 号の位相の一致を示す一致信号または不一致を示す不一 致信号を生成する。保護回路は、入力信号のフレーム同 40 期確立状態を示す同期確立信号またはフレーム同期外れ 状態を示すフレーム同期外れ信号を生成する。オーパへ ッドビット位相検出回路は、この保護回路がフレーム同 期外れ信号を生成しかつフレーム同期信号位相検出回路 が一致信号を生成するときに起動され、フレームカウン タで生成された第二信号の位相と上記オーバヘッドビッ ト検出回路で生成された信号の位相とを比較して両信号 の位相の一致を示す一致信号または不一致を示す不一致 信号を生成する。保護回路は、フレーム同期信号位相検 出回路および上記オーバヘッドビット位相検出回路で生

成された一致信号および不一致信号ごとにオア演算を施 し、一致信号にオア演算を施した信号が所定回数連続す るときに同期確立信号を生成し、不一致信号にオア演算 を施した信号が所定回数連続するときにフレーム同期外 れ信号を生成する。この保護回路がフレーム同期外れ信 号を生成するときに、クロックマスク回路はフレームカ ウンタに入力されるクロック信号の1クロックをマスク

[00008]

する。

【実施例】以下、本発明の一実施例について図面を参照 して説明する。図1はこの実施例の構成を示すブロック 図である。この実施例は、図1に示すように、フレーム 同期信号を伝送する第一タイムスロットと、サービスデ ータをオーバヘッドビットとして伝送する第二タイムス ロットと、mBnB(m<n)符号に変換された信号が 伝送される2つのタイムスロットのそれぞれがこの第一 タイムスロットおよび第二タイムスロットに後続する入 力信号およびこの入力信号にかかわるクロック信号が光 伝送路を経由して到来する光端局装置に含まれ、クロッ 20 ク信号を分周し、この分周されたクロック信号に基づき 第一タイムスロットの位置を示す第一信号と第二タイム スロットの位置を示す第二信号とを生成するフレームカ ウンタ7と、フレーム同期信号を検出し、この検出を示 す第三信号を生成するフレーム同期信号検出回路3と、 フレームカウンタ7で生成された第一信号の位相とフレ ーム同期信号検出回路3で生成された第三信号の位相と を比較して両信号の位相の一致を示す一致信号または不 一致を示す不一致信号を生成するフレーム同期信号位相 検出回路10と、入力信号のフレーム同期確立状態を示す 同期確立信号またはフレーム同期外れ状態を示すフレー ム同期外れ信号を生成する保護回路17と、この保護回路 17がフレーム同期外れ信号を生成するときにフレームカ ウンタ7に入力されるクロック信号の1クロックをマス クするクロックマスク回路20とを備え、さらに、本発明 の特徴とする手段として、入力信号を2ピット単位で監 視してオーバヘッドビットの正常受信状態を検出し、こ の検出を示す信号を生成するオーバヘッドビット検出回 路4と、保護回路17がフレーム同期外れ信号を生成しか つフレーム同期信号位相検出回路10が一致信号を生成す るときに起動され、フレームカウンタイで生成された第 二信号の位相とオーバヘッドビット検出回路4で生成さ れた信号の位相とを比較して両信号の位相の一致を示す 一致信号または不一致を示す不一致信号を生成するオー パヘッドビット位相検出回路13とを備え、保護回路17 は、フレーム同期信号位相検出回路10およびオーパヘッ ドビット位相検出回路13で生成された一致信号および不 一致信号ごとにオア演算を施し、一致信号にオア演算を 施した信号が所定回数連続するときに同期確立信号を生 成し、不一致信号にオア演算を施した信号が所定回数連 統するときにフレーム同期外れ信号を生成する構成であ

5

る。

【0009】次にこの実施例の動作を説明する。端子1 および2から入力されたEKbit/sの入力信号とEKHz の クロック信号とはフレーム同期信号検出回路3とオーバ ヘッドビット検出回路4とに入力される。入力信号中に フレーム同期信号が検出されるとフレーム同期信号検出 回路3は線5に信号を出力し、オーバヘッドビット検出 回路4は入力信号中にE1の反転値がE2の値に等しい 関係が(n×Q/2)回連続して検出される正しいオー バヘッドビットが受信されたことを示す信号を線6に出 10 力する。フレームカウンタ7は端子2から入力されたE KH2 のクロック信号を分周してタイムスロットAの位置 を示す信号を線8に出力し、タイムスロットDの位置を 示す信号を線9に出力する。フレーム同期信号位相検出 回路10は線5と線8から入力される信号の位相を比較 し、両信号の位相が合っていないときは不一致パルスを **籐11に出力し、両信号の位相が合っているときは一致パ** ルスを線12に出力する。オーバヘッドピット位相検出回 路13は保護回路17から線14に出力される制御信号により コントロールされ、端子18から出力される信号が同期外 20 れ状態でかつ線12に一致パルスが出力されたときのみ動 作し、線6と線9から入力される信号の位相を比較し、 両信号の位相が合っていないときは不一致パルスを譲15 に出力し、両信号の位相が合っているときは一致パルス を線16に出力する。保護回路17は線11と線15から入力さ れる不一致パルスのオアをとり、また線12と線16から入 力される一致パルスのオアをとり、一致パルスが連続ら 回入力されたときはフレーム同期が確立したことを示す

信号を、不一致パルスが連続T回入力されたときはフレーム同期が外れた事を示す信号を端子18に出力する。保護回路17は端子18に出力される信号がフレーム同期外れを示すときのみ線11と線15から入力された不一致パルスをオアした信号を線19に出力してクロックマスク回路20で端子2から入力されるEXHz のクロック信号を1クロックマスクして線21に出力する。

6

[0010]

【発明の効果】本発明は、以上説明したように、オーバヘッドビットもフレーム同期確立用の信号として使用するので、フレーム同期外れ状態からフレーム同期を確立するまでの復帰時間が短くなり、さらに擬似フレーム同期信号がフレーム周期で存在しても誤ってフレーム同期が確立することを防止できる効果がある。


【図面の簡単な説明】

- 【図1】 本発明実施例の構成を示すプロック構成図。
- 【図2】 従来例の構成を示すブロック構成図。
- 【図3】 本発明実施例が対象とするフレームの構成図。


20 【符号の説明】

- 1、2、18 端子
- 3 フレーム同期信号検出回路
- 4 オーバヘッドビット検出回路
- 7 フレームカウンタ
- 10 フレーム同期信号位相検出回路
- 13 オーバヘッドビット位相検出回路
- 17 保護回路
- 20 クロックマスク回路

【図1】



【図2】



[図3]

